[시크릿노트-삼성전자 회의론의 실체②]삼성전자 vs TSMC…파운드리 비교해보니

2021.11.24 08:00:04

TSMC, 현재는 삼성전자 비해 생산 설비와 규모, 매출 모두 우세
삼성전자 GAA(Gate All Around) 로드맵 발표 초미 관심사로 급부상

“10년 내에 삼성전자가 TSMC를 이길 가능성 없다.” 올 하반기 들어 대만 <디지타임즈>로 파운드리 분야의 삼성전자 대 TSMC’ 경쟁에서 수차례 이어진 기획·분석 보도의 핵심 골자다. 여기에 반도체거래 통계전문업체인 <트렌드포스>의 분석을 근거로 골드먼삭스 등에서 올 4분기 이후 반도체 수요 감소 및 가격 하락 분석 등이 발표됐다. 이런 분석과 발표 등이 삼성전자 회의론으로 작용하면서 증시도 영향을 받고 있다. 그러면 실제 삼성전자 회의론은 얼마만큼 설득력을 가지고 있는 것일까. <KJtimes>에서 그 실체의 추적에 나섰다.<편집자 주>

 

[KJtimes=견재수 기자]삼성전자에 대한 회의론이 불거지면서 기자는 실제 삼성전자와 TSMC의 파운드리 실태에 궁금증이 생겼다. 이에 전문가들이 제시한 자료를 토대로 비교에 나섰다.


우선 TSMC의 생산 설비와 규모, 매출 등에 대해 알아봤다.


그 결과 TSMC는 생산설비의 경우 국내·17개 공장을 갖추고 있다. 생산규모는 지난 2020년 매출 기준으로 추정 시 삼성전자 파운드리 분야의 2.5~3배에 달한다. 매출은 지난 2019453000억원에서 2020568000억원으로 늘었다.


2021년 매출은 아직 집계가 되지 않았지만 전문가들은 60조원을 약간 넘어가는 수준이 될 것으로 전망하고 있다. 또한 이 회사의 시장점유율은 20212분기 기준으로 52.9%를 기록하고 있으며 시가총액은 1013일 기준으로 676조원을 나타내고 있다.


그러면 삼성전자의 현실은 어떨까.


삼성전자는 평택 제2캠퍼스(P2) 내 파운드리라인(S5) 등 설비 증설을 완성한 상태다. 여기에 오는 2024년 증설 완료 및 풀가동을 목표로 현재 P2 S5 라인 2차 증설 중에 있다. 뿐만 아니다. 파운드리 공장 3(P4, P5, P6) 추가 설립도 계획하고 있으며 이중 1개 공장은 14나노, 10나노, 8나노 등 대량 수요 규격의 양산 라인으로 전용하겠다는 복안이다.


그런가 하면 삼성전자는 해외에도 눈을 돌리고 있다. 해외 신공장을 미국 텍사스 오스틴 또는 테일러시에 세우는데 170억 달러를 투자할 계획이며 이곳에서는 5나노 이하 및 차량용 반도체를 생산할 예정이다.



삼성전자에 따르면 이 같은 계획이 현실화될 경우 생산규모는 2017년 대비 2026년에 3.2배 증가시키고 매출규모도 202119~20조원에서 매년 24% 성장, 2025년에는 39조원의 매출을 달성한다는 목표를 설정했다.


예컨대 5나노 이하 공정 비중은 202113%에서 202634.3%, AI용 신경망처리장치(NPU) 등 고성능반도체 비중은 202110%에서 202632%, 모바일용 비중은 202169%에서 202653%, 자동차 및 사물인터넷 등 비중은 2026년까지 3%, 시장점유율은 17.3%로 달성하겠다는 게 세부적인 계획이다.


하지만 시장에서 무엇보다 주목하고 있는 것은 3나노 공정에 적용한다는 것을 핵심 골자로 하고 있는 삼성전자 GAA(Gate All Around) 로드맵 발표다. 지난 106일에서 8일까지 열린 삼성전자파운드리 포럼에서 삼성전자는 구체적인 로드맵을 공개했다. 공개된 로드맵에 따르면 삼성전자는 ‘Planar FETFinFETGAAFETMBCFET’ 흐름으로 진행할 예정이다.


전문가들에 따르면 Planar FET는 반도체 몸체(FET)에 트랜지스터를 붙일 면(Gate)1개인 방식을 말한다. FinFET은 반도체 몸체(FET)에 트랜지스터를 붙일 면(Gate)3개인 방식을 일컫는데 TSMC3나노 공정 개발에 적용 중에 있으며 오는 20223분기 이후 3나노 양산이 가능할 것으로 예상하고 있다.


GAAFET는 반도체 몸체(FET)에 트랜지스터를 붙일 면(Gate)4개인 방식으로 현재 삼성전자가 3나노 공정 개발에 적용 중에 있으며 전문가들은 오는 2022년 상반기 중 3나노 양산이 가능할 것으로 보고 있다.


업계 한 전문가는 삼성전자의 공정 개발이 성공할 경우 1세대 GAA 성능, 타 공정으로 제조한 5나노와 비교 시 성능은 45% 올라가고 전력 소요는 60%, 면적은 45% 줄일 수 있을 것이라며 “2세대 GAA의 경우 2023~2024년에는 4나노로, 3세대 GAA의 경우에는 20252나노로 만들 수 있을 것이라고 전망했다.


MBCFET는 나노시트를 활용해 GAA에 비해 트랜지스터를 붙일 면을 대폭 확대한 방식으로 전문가들이 특히 주목하고 있는 것이기도 하다. 초미세 나노공정에 활용이 예상되고 있어서다.


삼성전자는 이와 관련, 오는 2022년 상반기 중 GAA 1세대 공정기술 적용한 3나노 양산을 발표했는데 이는 기존에 2022년 하반기로 예정되어 있던 것을 앞당긴 것이다.


반면 TSMC는 원래 20222분기에 FinFET 방식 적용한 3나노 양산을 계획하고 있었으나 개발지연으로 20223분기로 양산 계획 연기를 발표했다. 이에 대해 시장에서는 FinFET 방식의 기술적 난제로 더 지연될 가능성도 거론 중에 있다



견재수 기자 ceo0529@kjtimes.com
Copyright @2010 KJtimes All rights reserved.


PC버전으로 보기

[창간 : 2010년 6월 21일] / (주)케이제이타임즈 / 등록번호 :아01339 / 등록일 : 2010년 9월3일 / 제호: kjtimes.com / 발행•편집인 : 신건용 / 주소 : 서울시 금천구 서부샛길 606 (구 가산동 543-1) 대성디폴리스 A동 2804호 / Tel)02-722-6616 / 발행일자 : 2010년 9월3일 / 청소년보호책임자 : 신건용 KJtimes의 콘텐츠(기사)는 지적재산권법의 보호를 받는 바, 무단 복사, 전재, 배포 등을 금합니다. Copyright (c) KJtimes All rights reserved.